AMD Zen Microarchitecture: Kettős táblázat, Mikro-Op gyorsítótár és memória hierarchia kiderült

A saját oldalán esemény ezen a héten, AMD meghívott válasszuk a sajtó képviselői és az elemzők, hogy jöjjön, és megvitassák a következő réteg a Zen részletek. Ebben a darabban, mi beszélünk a mikroarchitektúra bejelentéseket tettek, valamint egy pillantást, hogy milyen ez viszonyul a korábbi generációk AMD processzorok tervezése.

AMD Zen

jóslás, Dekódolni, Sorokat és végrehajtás

Először fel, leheljük egyenesen a blokk diagramon látható:

Ha arra összpontosítunk pusztán a bal kezdeni, látjuk a legtöbb magas szintű mikroarchitektúra részleteit, beleértve az alapvető cache, Az új felvételének op-cache, néhány részletet dekóderek és a küldő, ütemező megállapodások, végrehajtás kikötők és terhelési / store megállapodások. Számos diák később a bemutatkozó beszélni cache sávszélesség.

Először is, egyik nagyobb eltérések a korábbi AMD mikroarchitektúra tervez a jelenléte a mikro-op cache (lehet, hogy érdemes megjegyezni, hogy ezeket a diákat néha azt mondják op ha ez azt jelenti, micro-op, ami egy kicsit zavart). AMD Bulldozer tervezés nem volt olyan művelet cache, megköveteli, hogy letölteni adatokat más cache végrehajtása gyakran használt mikro-ops. Az Intel már végrehajtási hasonló elrendezés több generáció nagy hatással (néhány tedd, mint egy nagy lépcsőfok Conroe), így látni itt egy meglehetősen ígéretes AMD. Azt nem mondták a skála vagy ennek mértéke puffer, és az AMD is elképzelhető, hogy ezt az információt a megfelelő időben.

Eltekintve attól a as-várt „ág előrejelzője fejlesztések”, amelyek a bizonytalan, mint ahogy szólnak, AMD nem hozták nyilvánosságra a dekóder megállapodások Zen ebben az időben, de szerepel, hogy képesek dekódolni négy utasítás ciklusonként beépülnek a műveletek sorba. Ez sorban, segítségével az op-cache, lehet megvalósítani, 6 ops / ciklus az ütemező. Az okok mögött a sorban, hogy képes feladást több ciklusonként, ha a dekóder is a kínálat egy utasítást, amely aztán esik két mikro-ops (ami a használati vs mikro-op meghatározások még muddier). Mindazonáltal, ez a mikro-op sorban segít táplálja a különálló egész és lebegőpontos szegmensek a CPU. Ellentétben az Intel, aki használja a kombinált ütemező INT / FP, AMD diagram azt sugallja, hogy maradnak külön saját ütemező ebben az időben.

Az INT oldalán a mag tölcsér az ALU műveleteket, valamint a AGU / terhelés és tárolja ops. A terhelési / store egységet tud végezni 2 16-Byte terhelések és egy 16 byte-os bolt ciklusonként, kihasználva a 32 KB 8-utas asszociatív meghatározott write-back L1 adat gyorsítótár. AMD kifejezetten tette ezt írja vissza cache helyett az írási cache keresztül láttuk Bulldozer, hogy volt a forrása a sok holtidő az adott kódot utak. AMD is kimondja, hogy a terhelés / üzletek kisebb lesz a várakozási idő a cache, de nem fejtette ki, hogy milyen mértékben javultak.

A FP oldalán a mag, így a két többszörösen porttal és két ADD portok, amely lehetővé teszi a két összekötött FMAC műveletek, illetve egy 256 bites AVX ciklusonként. A kombináció az INT és FP szegmensek azt jelenti, hogy az AMD fog széles mag és megpróbálja kihasználni a jelentős mennyiségű használati párhuzamosítások. Mennyi lesz képes függ cache és a újrarendezésből pufferek - nincs valós adatokat a pufferek adtak ebben az időben, kivéve, hogy a magok lesz +75% nagyobb használati ütemező ablak rendelésére műveletek és a +50% tágabb értelemben vett szélessége potenciális átmenő. A szélesebb magok, minden más dolog is elegendő, azt is lehetővé teszi az AMD végrehajtásának egyidejű többszálas potenciálisan kihasználni több szál lineáris és természetesen alacsony IPC.

Forrás